集成电路(6篇)

集成电路篇1

NJM2367只需7个外接元件，散热板的安装也相当简单，外壳封装为塑料TO-220（5个引脚）型。它是新日本无线公司的新产品。附表为它的主要电气特性。图1所示为它的引脚排列，图2为输入12V、使用NJM2367实现输出5V/5A的DC-DC变换器电路，图3所示为在实验板上实测的NJM2367主要输出特性。

电路与印制版的设计

1.电感L1

图2中的L1是这样设定的，即在L1中流过的脉动电流峰值应小于最大电流的10%，也就是要小于0.5A。如果脉动电流超过上述值，则NJM2367内部的过电流保护电路动作，输出截止。电感的铁芯宜采用允许大电流工作的环形铁芯。

将NJM2367内部的功率晶体管饱和压降记作Vset[V]，接通时间记作ton[s]，在L1中流过的脉动电流记作ΔIL[A]，输入电压记作Vin[V]，输出电压记作Vout[V]，则L1[H]可由下式求得：

L1=(Vin-Vset-Vout)ton/IL

图2中Vin=12V，Vset=1.8V，Vout=5V，ton=11.1μs，ΔIL≤0.5A，求得L1≈115μH，为留有余量，选定L1为180μH。

2.输出电容Cout

作为Cout电容，若选用等效串联电阻（ESR）低的器件，则可以有效地降低输出脉动噪声。通常，电容量越大，ESR也越大。因此比起使用单个大容量电容来说，还不如采用数个电容并联连接的结构形式更为有效。但由于在各电容中流过的脉动电流大小是不相等的，因此，如果使用不同特性的电容，则电流将集中于某个特定的电容中，从而有可能缩短该电容的使用寿命。

把脉动电压记作VRP-P，ESR与输出脉动电压的关系如下式所示：

ESR=VRP-P/IL

实际上，在大多数情况下，根据留有余量的原则，设定ESR为不大于上式计算值的1/2。

3.印制版电路的布线

图2中用粗黑线画的部分为较大的开关电流流经的电路，所以在电路连接时必须采用粗而短的线路来降低电路的阻抗。如果用细的线路连接，电路将产生很大的发射噪声，或者有可能使电路不能稳定地工作。开关电流的流动路径如下：

开关接通时，输入电容功率晶体管电感输出电容。

开关断开时，电感输出电容地二极管电感。

当随意地连接线路时，在输出端将会产生800mVp-p左右的尖峰脉冲噪声。因此采用单点接地的配线方法，使电路不形成公共阻抗，并使必要的线路尽可能地粗和短，这将使脉动电压得到明显的改善，达到小于100mVp-p的水平。

在图2电路中，当需要设定的输出电压高于5V时，可以追加虚线部分的电阻R1，并对R1进行调整。虚线电路中加接D1的作用，是当负载急剧变动时，为了防止IC遭到破坏而加入的保护性肖特基二极管。

内部电路工作状态

如图2所示，NJM2367内部含有基准电源、振荡电路、误差放大器、PWM电路和功率晶体管等，开关频率固定为72kHz。

为了使NJM2367在5个引脚、单片封装情况下输出5A的大电流，在IC电路中采取了下述措施：

1.低损耗和节省空间的过流保护电路

我们知道，对于使用电流取样电阻的过电流检出电路来说，由于在电阻上需要消耗一个恒定的较大的功率，因而它的电路效率很低。特别是在输出电流超过5A的DC-DC变换电路中，我们几乎无法忽视这种损耗。而在NJM2367中，采用将一个小功率晶体管同开关晶体管相并联连接的方法，通过检出该晶体管中流过的电流比值大小来使保护电路动作。

集成电路篇2

第一条标的物：委托芯片名称_________（icno._________），甲方同意由乙方代寻适合之代工厂，就标的物进行集成电路试制。

第二条功能规格确认

一、甲方完成本设计案之各项设计及验证后，应将本产品之布图（layout）交由乙方进行集成电路制作之委托事宜。

二、甲方的布图（layout）资料，概以甲方填写之tapeoutform为依据，进行光罩制作。乙方不对甲方之布局图（layout）作任何计算机软件辅助验证。

三、标的物之样品验证系以乙方委托之晶圆代工厂标准的晶圆特性测试（wat）值为准，甲方不得作特殊要求。

四、如甲方能证明该样品系因乙方委托之代工厂制程上之误失，致不符合参数规格范围，虽通过代工厂标准的晶圆特性测试，仍视为不良品。

第三条样品试制进度

一、甲方须于委托制作申请单中注明申请梯次，若有一方要求变更制作梯次，需经双方事前书面同意后始可变更。

二、原案若有因不可归责乙方之事由或不可抗力之情事，致无法如期交货，乙方应于事由发生时，尽速通知甲方，由双方另行议定交货期限。

第四条样品之确认

一、样品之确认以第二条之第二及三款之规定为依据，甲方不得对电气特性提出额外的样品确认标准，若因甲方之布局图（layout）与tapeoutform不符，而致试制样品与甲方规格不符，因此所生损失概由甲方负责。

二、甲方应于收到标的物试制样品后肆拾伍日之内完成样品之测试。若该样品与甲方于委托制作申请单及tapeoutform中指定不符，且甲方能证明失败之样品是缘由制程之缺失所造成，甲方应于肆拾伍日之测试期限内以书面向乙方提出异议。如甲方未于此肆拾伍日之期限内向乙方提出异议，则视为样品已为甲方所确认。

三、乙方应于收到甲方所提之异议书拾伍个工作日内，将该异议交由第三公正单位评定。若甲方所提出之异议经评定，其系可归责予乙方时，乙方应要求代工厂重新制作样品。新样品之测试与确认，仍依本合约第二条第二、三及四款规定行之。除本项规定重新制作之外，甲方对乙方不得为任何其它赔偿之请求。

四、如新样品仍与甲方指定之规格不符，则甲方得要求终止合约。惟甲方不得向乙方索回已付予乙方之费用，且不得就本合约对乙方为任何损害赔偿请求，乙方亦不得向甲方请求任何除已付费用外之补偿。

第五条试制费用试制费用依乙方订定之计费标准为准。

第六条付款方式

一、甲方填送委托制作申请单、委托制作集成电路合约书及tapeoutform电子文件，连同拟下线的布局档案资料传送至乙方，并由乙方寄送芯片制作缴款通知函予甲方。

二、甲方收到芯片制作缴款通知函一个月内应以即期支票支付费用予乙方，乙方于收到费用后始制寄发票寄予甲方。甲方需于付款后始能领取该标的物。

第七条专利权或著作权甲方保证所委托之设计案布图（layout）资料绝无任何违反专利权或著作权法之相关规定，或侵害他人智能财产权之情事，若有涉及侵害他人权利之情形，概由甲方负责，如造成乙方损害，并应赔偿之。

第八条所有权与使用权与本设计案有关之光罩及制程资料之所有权与使用权均归属乙方。甲方为制作光罩需要、同意乙方将布局图资料交由乙方委托之代工厂，但乙方应责成代工厂严守保密责任。

第九条保密甲方所提供本设计案之布局图（layout）及光罩均为甲方机密资料，非经甲方书面同意，乙方及其所委托之代工厂不得将该资料泄漏予任何第三者，亦不得将相关之资料、文件，挪作与履行本合约义务无关之其它用途，或提供给任何第三者使用。

第十条不可抗力本合约因天灾、战争或其它非可归责于双方当事人之事由，致无法履行时，一方应于事由发生时通知他方，并本诚实信用原则，协助他方将损害减到最低。

第十一条合约有效期限

一、本合约自签约日起生效，至签约日起满二年自动失效，期满后经双方同意得另以书面续约。

二、本合约于合约期限届至前可因下列事由终止之：

（一）双方书面同意

（二）甲方依第四条第四款规定终止合约

（三）如甲方有受破产宣告、清算、重整等事由，或其负责人犯法定刑为三年以上有期徒刑之罪，乙方得不经预告终止之

（四）甲方所交付之布局图有侵害他人智能财产权之情事时，乙方得不经预告终止之。

第十二条合意管辖因本合约所生争议，双方合意以_________法院为第一审管辖法院。

第十三条本合约若有未尽事宜，悉依_________有关法令规定定之。

第十四条本合约附件为合约之一部，与本合约有同一效力。

第十五条本合约之修订、变更或增删，非经双方书面同意不得为之。

第十六条本合约壹式贰份，甲乙双方各执壹份为凭，印花税各自负担。

甲方（盖章）：_______乙方（盖章）：_______

负责人（签字）：_____人（签字）：_____

地址：_______________地址：_______________

_______年____月____日_______年____月____日

附件：

委托芯片制作申请表（94年度）

委

托

机

构

资

料

收据抬头：____________________________________

统一编号：__________________传真：_____________

负责人：__________________电话：_____________

联络人：__________________电话：_____________

联络地址：____________________________________

e-mail：____________________________________

工程师：__________________电话：_____________

e-mail：____________________________________

委托机构签章：

订

单

：

委

托

内

容

请注意

1.申请者填写委托内容前，请详阅「产研界芯片制作申请须知与说明(＿＿年度)。

2.委托芯片制作案数超过8个时，请再填一张「产研界委托制作芯片申请表。

3.包装：请列出包装材料及数量，例：28s/bx8。不需包装者免填。

4.追加晶粒：以单位计算。

申请梯次：__________________使用制程：__________________

欲申请芯片制作(请依下线优先级)：

1.芯片名称：________，面积：____x____mm2，包装：____，追加晶粒：____

2.芯片名称：________，面积：____x____mm2，包装：____，追加晶粒：____

3.芯片名称：________，面积：____x____mm2，包装：____，追加晶粒：____

4.芯片名称：________，面积：____x____mm2，包装：____，追加晶粒：____

缴

交

资

料

1.产研界委托芯片制作申请表：本页

2.产研界委托制作集成电路合约书：一式二页

3.布局文件资料：缴送方式()磁带，()磁盘，()光盘片，()ftp，

ftpno.:____

请注意：产研界/学校自费下线布局文件及缴交注意事项

网址：____

4.接脚图(请使用____提供之接脚图，不需包装者免交。)

领

取

晶

片

领取方式：

自取代领邮寄

签名：________________

付款

此栏由本中心填写：

ic编号：

报价单及缴款通知函

集成电路篇3

目前我国已成为全球电子产品的主要制造和出口加工基地。

我们把国内集成电路市场定义为在大陆直接

>>2004年中国集成电路应用市场剖析2009年中国集成电路市场回顾与展望2008年中国集成电路市场回顾与展望2015年中国集成电路产业发展形势展望2009年中国集成电路产业回顾与2010年发展展望集成电路2016年下半年中国走势分析与判断2004年中国证券市场展望2004～2005年中国软件与IT服务市场回顾与展望中国集成电路行业进入攻坚年浅谈集成电路应用2009中国集成电路产业促进大会盛大召开《2012中国集成电路设计业发展报告》的统计及结论2010中国集成电路产业促进大会召开2004年中国连锁百强2004年中国反腐热点综述中国集成电路企业在合作中多赢2004年中国最具市场潜力的十大消费品类集成电路产业图谱及市场中国集成电路业人物地图集成电路“中国芯”常见问题解答当前所在位置：中国>科技>2004年中国集成电路应用市场剖析2004年中国集成电路应用市场剖析杂志之家、写作服务和杂志订阅支持对公帐户付款！安全又可靠！document.write("作者：未知如您是作者，请告知我们")

申明:本网站内容仅用于学术交流，如有侵犯您的权益，请及时告知我们，本站将立即删除有关内容。前言

集成电路篇4

建设集成电路设计相关课程的视频教学资源，包括集成电路设计基础理论课程讲授视频、典型案例设计讲解视频、集成电路制造工艺视频等；构建集教师、博士研究生、硕士研究生和本科生于一体的设计数据共享平台。集成电路设计是一项知识密集的复杂工作，随着该行业技术的不断进步，传统教学模式在内容上没法完全展示集成电路的设计过程和设计方法，尤其不能展示基于EDA软件进行的设计仿真分析，这势必会严重影响教学效果。另外，由于课时量有限，学生在课堂上只能形成对集成电路的初步了解，若在其业余时间能够通过视频教程系统地学习集成电路设计的相关知识，在进行设计时能够借鉴共享平台中的相关方案，将能很好地激发学生学习的积极性，显著提高教学效果。

二、优化课程教学方式方法

以多媒体教学为主，辅以必要的板书，力求给学生创造生动的课堂氛围；以充分调动学生学习积极性和提升学生设计能力的目标为导向[3]，重点探索启发式、探究式、讨论式、参与式、翻转课堂等教学模式，激励学生自主学习；在教学讲义的各章节中添加最新知识，期末开展前沿专题讨论，帮助学生掌握学科前沿动态。传统教学模式以板书为主，不能满足集成电路设计课程信息量大的需求，借助多媒体手段可将大量前沿资讯和设计实例等信息展现给学生。由于集成电路设计理论基础课程较为枯燥乏味，传统的“老师讲、学生听”的教学模式容易激起学生的厌学情绪，课堂教学中应注意结合生产和生活实际进行讲解，多列举一些生动的实例，充分调动学生的积极性。另外，关于集成电路设计的书籍虽然很多，但是在深度和广度方面都较适合作为本科生教材的却很少，即便有也是出版时间较为久远，跟不上集成电路行业的快速发展节奏，选择一些较新的设计作为案例讲解、鼓励学生浏览一些行业资讯网站和论坛、开展前沿专题讲座等可弥补教材和行业情况的脱节。

三、改革课程考核方式

改革课程考核、评价模式，一方面通过习题考核学生对基础知识和基本理论的掌握情况；另一方面，通过项目实践考核学生的基本技能，加大对学生的学习过程考核，突出对学生分析问题和解决问题能力、动手能力的考察；再者，在项目实践中鼓励学生勇于打破常规，充分发挥自己的主观能动性，培养学生的创新意识。传统“一张试卷”的考核方式太过死板、内容局限，不能充分体现学生的学习水平。集成电路设计牵涉到物理、数学、计算机、工程技术等多个学科的知识，要求学生既要有扎实的基础知识和理论基础，又要有很好的灵活性。因此，集成电路设计课程的考核应该是理论考试和项目实践考核相结合，另外，考核是评价学生学习情况的一种手段，也应该是帮助学生总结和完善课程学习内容的一个途径，课程考核不仅要看学生的学习成果，也要看学生应用所学知识的发散思维和创新能力。

四、加强实践教学

在理论课程讲解到集成电路的最小单元电路时就要求学生首先进行模拟仿真实验，然后随着课程的推进进行设计性实验，倡导自选性、协作性实验。理论课程讲授完后，在暑期学期集中进行综合性、更深层次的设计性实验。集成电路设计是一门实践性很强的课程，必须通过大量的项目实践夯实学生的基础知识水平、锻炼学生分析和解决问题的能力。另外，“设计”要求具备自主创新意识和团队协作能力，应在实践教学中鼓励学生打破常规、灵活运用基础知识、充分发挥自身特点并和团队成员形成优势互补，锻炼和提升创新能力和团队协作能力。

五、总结

集成电路篇5

在非微电子专业如计算机、通信、信号处理、自动化、机械等专业开设集成电路设计技术相关课程，一方面，这些专业的学生有电子电路基础知识，又有自己本专业的知识，可以从本专业的系统角度来理解和设计集成电路芯片，非常适合进行各种应用的集成电路芯片设计阶段的工作，这些专业也是目前芯片设计需求最旺盛的领域；另一方面，对于这些专业学生的应用特点，不宜也不可能开设微电子专业的所有课程，也不宜将集成电路设计阶段的许多技术（如低功耗设计、可测性设计等）开设为单独课程，而是要将相应课程整合，开设一到二门集成电路设计的综合课程，使学生既能够掌握集成电路设计基本技术流程，也能够了解集成电路设计方面更深层的技术和发展趋势。因此，在课程的具体设置上，应该把握以下原则。理论讲授与实践操作并重集成电路设计技术是一门实践性非常强的课程。随着电子信息技术的飞速发展，采用EDA工具进行电路辅助设计，已经成为集成电路芯片主流的设计方法。因此，在理解电路和芯片设计的基本原理和流程的基础上，了解和掌握相关设计工具，是掌握集成电路设计技术的重要环节。技能培训与前瞻理论皆有在课程的内容设置中，既要有使学生掌握集成电路芯片设计能力和技术的讲授和实践，又有对集成电路芯片设计新技术和更高层技术的介绍。这样通过本门课程的学习，一方面，学员掌握了一项实实在在有用的技术；另一方面，学员了解了该项技术的更深和更新的知识，有利于在硕、博士阶段或者在工作岗位上，对集成电路芯片设计技术的继续研究和学习。基础理论和技术流程隔离由于是针对非微电子专业开设的课程，因此在课程讲授中不涉及电路设计的一些原理性知识，如半导体物理及器件、集成电路的工艺原理等，而是将主要精力放在集成电路芯片的设计与实现技术上，这样非微电子专业的学生能够很容易入门，提高其学习兴趣和热情。

2非微电子专业集成电路设计课程实践

根据以上原则，信息工程大学根据具体实际，在计算机、通信、信号处理、密码等相关专业开设集成电路芯片设计技术课程，根据近两年的教学情况来看，取得良好的效果。该课程的主要特点如下。优化的理论授课内容

1）集成电路芯片设计概论：介绍IC设计的基本概念、IC设计的关键技术、IC技术的发展和趋势等内容。使学员对IC设计技术有一个大概而全面的了解，了解IC设计技术的发展历程及基本情况，理解IC设计技术的基本概念；了解IC设计发展趋势和新技术，包括软硬件协同设计技术、IC低功耗设计技术、IC可重用设计技术等。

2）IC产业链及设计流程：介绍集成电路产业的历史变革、目前形成的“四业分工”，以及数字IC设计流程等内容。使学员了解集成电路产业的变革和分工，了解设计、制造、封装、测试等环节的一些基本情况，了解数字IC的整个设计流程，包括代码编写与仿真、逻辑综合与布局布线、时序验证与物理验证及芯片面积优化、时钟树综合、扫描链插入等内容。

3）RTL硬件描述语言基础：主要讲授Verilog硬件描述语言的基本语法、描述方式、设计方法等内容。使学员能够初步掌握使用硬件描述语言进行数字逻辑电路设计的基本语法，了解大型电路芯片的基本设计规则和设计方法，并通过设计实践学习和巩固硬件电路代码编写和调试能力。

4）系统集成设计基础：主要讲授更高层次的集成电路芯片如片上系统（SoC）、片上网络（NoC）的基本概念和集成设计方法。使学员初步了解大规模系统级芯片架构设计的基础方法及主要片内嵌入式处理器核。丰富的实践操作内容

1）Verilog代码设计实践：学习通过课下编码、上机调试等方式，初步掌握使用Verilog硬件描述语言进行基本数字逻辑电路设计的能力，并通过给定的IP核或代码模块的集成，掌握大型芯片电路的集成设计能力。

2）IC前端设计基础实践：依托Synopsys公司数字集成电路前端设计平台DesignCompiler，使学员通过上机演练，初步掌握使用DesignCompiler进行集成电路前端设计的流程和方法，主要包括RTL综合、时序约束、时序优化、可测性设计等内容。

3）IC后端设计基础实践：依托Synopsys公司数字集成电路后端设计平台ICCompiler，使学员通过上机演练，初步掌握使用ICCompiler进行集成电路后端设计的流程和方法，主要包括后端设计准备、版图规划与电源规划、物理综合与全局优化、时钟树综合、布线操作、物理验证与最终优化等内容。灵活的考核评价机制

1）IC设计基本知识笔试：通过闭卷考试的方式，考查学员队IC设计的一些基本知识，如基本概念、基本设计流程、简单的代码编写等。

2）IC设计上机实践操作：通过上机操作的形式，给定一个具体并相对简单的芯片设计代码，要求学员使用Synopsys公司数字集成电路设计前后端平台，完成整个芯片的前后端设计和验证流程。

3）IC设计相关领域报告：通过撰写报告的形式，要求学员查阅IC设计领域的相关技术文献，包括该领域的前沿研究技术、设计流程中相关技术点的深入研究、集成电路设计领域的发展历程和趋势等，撰写相应的专题报告。

3结语

集成电路篇6

「关键词SLE4520SPWM变频电路应用

一、SLE4520的引脚排列及功能

SLE4520为双列直插式28脚大规模集成电路，如图1所示。它有13个输入端、5个控制端、8个输出端、2个电源端。

1．输入端

(1)XTAL1（引脚2）、XTAL2（引脚3）：外接晶振输入端。可外接12MHz晶振，为SLE4520内部各单元电路提供一个外接参考时钟。

(2)P7～P0（引脚4～11）：8位数据输入端，其功能是将单片机输出的指令或数据送入SLE4520，实际接线与单片机CPU的8位数据总线相连。

(3)SYNC（引脚27）：来自微机的触发脉冲信号输入端。该引脚控制着SLE4520内部的3个可预置8位计数器是否开始进行递减运算，应用中接单片机的输出。

(4)（引脚24）：来自微机的脉冲信号输入端，与单片机的线相连。当该端为低电平时，将单片机输出的地址数据信号写入SLE4520内部的锁存器中。

(5)ALE（引脚25）：地址锁存允许输出端，与单片机的ALE线相连。其功能是与来自单片机的WR信号一起决定SLE4520内部的三个8位数据寄存器与两个4位控制寄存器根据程序中设定的地址信号进行选择，当ALE为高电平时，端写入的是地址信号，否则写入的为数据信号。

2．控制端

(1)CLEARSTATUS（引脚21）、SET、STATUS（引脚22）：通断状态触发器的两个输入端，即清零端与置位端，可接保护电路的输出或接微机的输出。清零端有效则开通SLE4520的SPWM信号输出端；置位端有效则关断SPWM信号输出端。

(2)RES（引脚23）：SLE4520的复位端，可与微机复位电路的输出相连。该引脚为高电平时，使SLE4520内部各状态锁存器、计数器等复位，保证开机时从相同的状态开始工作。

(3)CS（引脚26）：SLE4520的片选信号输入端，可与微机系统的译码电路输出端相连。该端为高电平时，SLE4520芯片被选通工作；为低电平时，该芯片不工作。

(4)INHIBIT（引脚19）：脉冲封锁端，接保护电路的输出。该端为高电平时，SLE4520的输出全被封锁，可用作变频器各种故障保护的封锁脉冲端。

3．输出端

(1)PHl/1（引脚18）、PHl/2（引脚17）、PH2/1（引脚16）、PH2/2（引脚14），PH3/1（引脚13）、PH3/2（引脚12）：分别为变频器A、B、C三相上、下桥臂开关器件的控制信号输入端，接三相变频器驱动电路的输入端，提供驱动三相变频器的SPWM信号。

(2)STATUS（引脚20）：通断状态触发器的输出端，可接一个指示器，用以指示SLFA520的状态是在输出驱动变频器状态还是在封锁输出状态。

(3)CLKOUT、（引脚28）：晶振频率输出端，接微机的时钟信号输入端，使微机系统的时钟与SLE4520的时钟保持同步。

4．电源端

(1)（引脚1）：电源正端，接+5V电源。

(2)（脚15）：电源负端，接地。

二、SLE4520电路结构及工作原理

1．电路结构

SLE4520的内部结构如图2所示。它的内部有一个死区时间形成及封锁单元，一个四位死区（互锁）时间寄存器，三个过零检测器，三个可预置计数器，三个8位数据寄存器，一个4分频锁存器和一个1n预置分频器，一个14地址译码锁存器及一个通断控制触发器等共17个单元线路。这些单元线路分别与SLE4520的内部数据或控制总线相连。

2．工作原理

当STATUS和INHIBIT信号无效时，在信号为有效低电平时，单片机输出的地址数据经数据总线P0～P7写入SLE4520内部的地址译码寄存器，接着单片机分别输出对应SPWM脉冲宽度的数据给A、B、C相的8位数据寄存器。当ALE和单片机的有效时，再令A、B、C相中的某个8位寄存器将SPWM脉宽数据装入对应的可预置计数器。进而由死区时间生成及输出寄存器根据死区寄存器设置的互锁时间输出该相主开关元件的SPWM脉冲控制信号。在实际应用的初始化设置中，INHIBIT端应置高电平，使六路输出脉冲全被封锁（置1），SLE4520的SPWM信号有效电平为低电平，最大可提供20mA的输出电流。下面列出SLE4520部分应用数据，SLE4520各内部寄存器的地址见表1；死区寄存器取值及产生的死区时间见表2；外接晶振为12MHz时，分频控制寄存器的取值见表3。

表1SLE4520内部寄存器地址表

表2SLE4520死区寄存器取值及产生的死区时间

表3分频控制寄存器的取值表

三、SLE4520应用举例

如上所述，SLE4520是一个可编程三相PWM集成电路，与微机配合使用能把三路8位数字量转换成三路脉宽调制信号，形成三相SPWM波，驱动三相功率开关器件。下面介绍SLE4520与8031微机系统配合使用形成SPWM波，驱动IGB'I、变频器的例子。系统框图如图3所示，电路结构分析如下。

(1)将SLE4520的引脚1接+5V，引脚15接地，引脚2与引脚3间接12MHz晶振。将SLE4520的引脚23与8031的供电复位电路的输出相连，保证开机时以相同的状态开始工作。

(2)8031的P08个I/O口与SLE4520的P0～P7相连，为数据总线。SLE4520的六路输出口（引脚18、17，引脚16、14，引脚13、12）接到驱动模块的输入端（接光耦合器发光二极管的阴极），以输出SPWM脉冲。

(3)SLE4520的SYNC端接至8031的P1．0口，由9031的CPU控制SLE4520内部的三个可预置的计数器同时启动。

(4)SLE4520的SET、STATUS接至外部故障电路的输出端，一旦故障出现时，该端口将对SLE4520的六路输出进行封锁。

(5)将SLE4520的STATUS（20脚）与8031的相连，当保护电路中有任一故障出现，SLE4520被封锁时，将进行8031的中断服务程序，进行软件封锁和故障显示及报警。

(6)给定频率由电位器RP设定，经积分电路和ADC0809模数转换器读入8031中。